1 Aplicaciones de la Electrónica de Comunicaciones INTERFACES DE REDBob Metcalfe

2 Índice Introducción. Descripción Redes Ethernet.Estudio de los componentes: DP83847 → Ethernet PHY DP83865 → GigaEthernet PHY DP83820 → GigaEthernet MAC Aplicaciones.

3 Introducción Queremos estudiar la circuitería utilizada en los interfaces de red GigaEthernet(1000Mbps) sobre cobre, pero para poder comprender su funcionamiento antes hay que sintetizar el funcionamiento de la existente en las interfaces Ethernet 10/100 . Esta es más sencilla y facilita la comprensión del funcionamiento de la primera.

4 Introducción Estudiaremos, por tanto, la implementación de interfaces LAN sencillos, para particularizar en los complejos. IMPORTANTE: Estamos en un sistema de comunicación en banda base, es decir, no se realizan modulaciones. Por tanto, debemos avanzar que las descripciones de los bloques que conforman los CI que presentamos no incluyen, por tanto, muchos de los CI estudiados en esta asignatura con este fin.

5 Descripción redes EthernetNormas: (10Mbps), 802.3u (100Mbps), 803.2z (1Gbps) El tipo de medio nos da una idea algunos terminales que deberá tener nuestro CI. p.e: Puesto que nos centraremos en Ethernet sobre cobre (redes con topología 10 Base T, 100 Base TX y 1000Base T) Ya podemos suponer que deberá tener 2 terminales de entrada para cada par trenzado balanceado (V + y V -). Nos centraremos en la capa física, de la cual no se suele hacer una descripción exhaustiva en el estudio de las arquitecturas de protocolos(OSI, TCP/IP). EJEMPLOS.

6 Descripción redes EthernetNos centraremos en estándares basados en cables de pares (UTP o STP) como medio de transmisión, por ser el más utilizado y porque simplifica la comprensión del funcionamiento de los CI descritos.

7 Estructura general de un interfaz EthernetLayer PHY: Controla las funciones que habitualmente asignamos al nivel físico: recepción de información codificación/decodificación de línea, etc.Es nuestro principal objeto de estudio. Ethernet MAC: C. I encargado de controlar el bus PCI. Ethernet MAC 83820 Ethernet PHYsical Layer 83847 y 83865 BUS PCI Magnetics MII GMII RGMII RJ 45 MII: Interfaz Independiente del Medio GMII: Gigabit Interfaz Independiente del Medio RGMII: GMII Reducida (Son subcapas PHY)

8 Estructura general de un interfaz EthernetPara Ethernet 10/100 Mbps Para GigaEthernet 1000Mbps

9 Bloque MAGNETICS Su función es aislar la circuitería interna del interfaz del exterior. Se implementa mediante el CI PULSE H-5007, que se conecta como se indica abajo iz. para 4 UTP (83865), y dcha. para 2 UTP (83847). Su circuito equivalente para un par trenzado se ve en el esquema de la derecha. 2 UTP 4 UTP

10 Capa PHY: DP83847 [10/100] Diagrama de bloques 42 - ResetC. I Oscilador fijo 25 MHz (Reloj) Bloque Tx Bloque Rx 42 - Reset 43 - COL: Colision detect 37 - TX_EN:Transmission Enable A medio de Transmisión A medio de Transmisión

11 Circuitería adicional PHY DP83847Reset vía HW: Señal LO 160u seg. Los bloques de Tx y Rx se explican detallada en la hoja de características: como se realiza la codificación y decodificación de línea, multiplexación de la señales...para Fast Ethernet (ver). Reloj externo: ¿Cómo se implementa un conversor Binario/MLT-3? Es la codificación de línea que se utiliza para 100Mbps

12 Capa PHY: DP83865 [GigaEthernet]Diagrama de bloques Ver DESC. PINOUT A continuación hacemos una descripción más cuidadosa del pinout del C.I Esquema codificación Medio TX: 4UTP

13 Capa PHY: DP83865 [GigaEthernet]Descripción pinout más relevante: CONEXIÓN H-5007(Maginetics): MDI A+ /MDI A- → 108/109 MDI B+ /MDI B- → 114/115 MDI C+ /MDI C- → 120/121 MDI D+ /MDI D- → 126/127 TX: TXD[7:0] → 76 (LSB),75,72,71,65,66,67,68 TX_CLK → 6 TX_ENABLE → 62 TX_ERROR → 61 RX: RXD[7:0] → 56 (LSB),55,52,51,50,47,46,45 RX_CLK → 57 RX_ERROR → 41

14 Capa PHY: DP83865 [GigaEthernet]RELOJ: CLK_IN → 86 CLK_OUT → 87 OTROS: COLISIÓN → 39 RESET → 33 Pinout C.I

15 Capa PHY: DP83865 [GigaEthernet]DIAGRAMA DE BLOQUES TRANSMISIÓN 10/100 Codificación de la información: Esquema 4B/5B. Adecuación de niveles de energía al medio de salida (scramble: Refleja el espectro [C+].) Codificación de línea: Manchester. MLT-3. Multiplexación

16 Capa PHY: DP83865 [GigaEthernet]DIAGRAMA DE BLOQUES RECEPCIÓN 10/100 Se realiza el proceso inverso al de transmisión, con una particularidad: se incluye un bloque más, el de recuperación del reloj de Tx con PLL.

17 Capa PHY: MC92602/3 [GigaEthernet]DIAGRAMA DE BLOQUES GigaEthernet Tx Cables de pares Rx Tanto el reloj de Tx como la recuperación del reloj en Rx se realizan mediante técnicas basadas en PLL Esquema más complejo que los de National Semi.Pero bastante descriptivo. Encontrado para GigaEthernet.

18 Capa PHY: TLK2201 [GigaEthernet]DIAGRAMA DE BLOQUES GigaEthernet Tx IMPORTANTE: Para este CI los bits ya deben venir codificados 8B/10B para transmitir, y hay que decodificarlos a la salida. Cables de pares Rx En la documentaciónse incluyen toda la documentación de las soluciones propuestas a la implementación de interfaces Ethernet, además de otras como las de Marvell.

19 Circuitería adiccional PHY DP83865 [GigaEthernet]Reloj externo: Esquema 1 Esquema 2 Recordamos que CLK_IN es el ping 86 y CLK_OUT es la 87 El reloj es la única circuitería externa que necesita el C. I. Tiene un gran nivel de integración, lo cual es un factor a nuestro favor, pues nos evita muchos problemas HW.

20 Capa EthernetMAC: DP83820 Es un chip controlador del bus PCI. Permite enviar la información al PC de forma que se reduzca la carga de información que el host CPU debe manejar.

21 Capa EthernetMAC: DP83820 Circuito de testPodemos trabajar con un modelo de “caja negra”, es decir, un modelo transparente, una caja a la que nosotros metemos información desde RX [7:0] y que el CI se encarga de manejar para hacerla llegar al bus PCI. Podemos pensar en la transmisión: el CI se encarga de hacernos llegar a través de los terminales TX [7:0] la información que vamos a enviar, y haciendo uso de nosotros inyectamos en el medio. IN OUT Transparente

22 APLICACIONES GIGAETHERNETA la izquierda se muestra la migración hacia una red GigaEthernet. Esta tecnología ya se usa, sobre todo en elementos como los backbones, donde es necesario un mayor ancho de banda. Arriba, una solución que ofrece la empresa 3COM que refleja esta solución.