1 Instruction fetch cycle (IF) IR

2 Instruction decode/register fetch cycle (ID) A

3 Execution/effective address cycle (EX) La ALU opera con los registros A y B preparados en el ciclo anterior, realizando una de 4 funciones posibles dependiendo del tipo de instruccion. Memory reference: ALUOutput

4 Memory access/branch completion cycle (MEM) Se actualiza el PC para todas las instrucciones: PC

5 WriteBack cycle (WB) Intruccion Registro-Registro: Regs[IR16..20]

6 Implementacion del Datapath para sacar una instruccion cada 5 ciclos

7 El pipeline basico

8

9

10 Pipeline Como cada etapa del pipeline esta activa en cada ciclo de clock, todas las operaciones de una etapa del pipeline deben completarse en un solo ciclo de clock. Ademas el datapath requiere que los valores de una etapa se pasen a la etapa siguiente por medio de registros. Estos registros se muestran en la figura siguiente como pipeline Latches.

11