1 Organizacja i architektura komputerówWykład nr 1: Wprowadzenie Piotr Bilski

2 O wykładowcy Piotr Bilski Adresy e-mail: [email protected] Terminy konsultacji: po wcześniejszym uzgodnieniu mailowym

3 Harmonogram zajęć Wprowadzenie, historia komputerówBudowa systemu komputerowego. Magistrala. Cykl rozkazowy Układy logiczne. Arytmetyka komputera Listy rozkazów procesora. Struktura i działanie procesora Jednostka sterująca Pamięć podręczna Pamięć zewnętrzna i wewnętrzna Urządzenia wejścia/wyjścia Wsparcie systemu operacyjnego Procesory RISC Procesory superskalarne

4 Zasady zaliczenia Egzamin pod koniec semestru.Skala ocen w obu przypadkach: >= 26 pkt. – ocena 3 >= 31 pkt. – ocena 3,5 >= 36 pkt. – ocena 4 >= 41 pkt. – ocena 4,5 >= 46 pkt. – ocena 5

5 Zalecana literatura B.S. Chalk, „Organizacja i architektura komputerów”, WNT, Warszawa, 1998 W. Stallings, „Organizacja i architektura systemu komputerowego”, WNT, Warszawa, 2004 M. Morris Mano, „Architektura komputerów”, WNT, Warszawa, 1988 J. Ogrodzki, „Wstęp do systemów komputerowych”, Oficyna Wydawnicza Politechniki Warszawskiej, 2005 S. Kozielski, Z. Szczerbiński, „Komputery równoległe”, WNT, Warszawa, 1993 Z. Pogoda, „Mikroprocesory RISC rodziny PowerPC”, Wydawnictwo Pracowni Komputerowej Jacka Skalmierskiego, Gliwice 1995 P. Metzger, „Anatomia PC : architektura komputerów zgodnych z IBM PC”, Wyd. Helion, Gliwice 2004

6 Organizacja a architektura systemu komputerowegoOrganizacja określa jednostki operacyjne i połączenia pomiędzy nimi, stanowiące realizację architektury Architektura określa atrybuty (cechy) systemu komputerowego widoczne dla programisty

7 Definicja komputera Komputer (ang. computer, dawne nazwy: mózg elektronowy, elektroniczna maszyna cyfrowa, maszyna matematyczna) to w najszerszym znaczeniu maszyna licząca, służąca do przetwarzania informacji, które da się zapisać w formie ciągu cyfr, albo sygnału ciągłego.

8 Klasyfikacja komputerówWielkość i złożoność zbioru rozkazów Sposób przetwarzania danych RISC Szeregowe (skalarne) CISC Równoległe Macierzowe Przeznaczenie Wektorowe Uniwersalne Wieloprocesorowe Szerokość szyny adresowej lub rejestrów Problemowo-wyspecjalizowane 8-bitowe 32-bitowe Specjalistyczne 16-bitowe 64-bitowe

9 Schemat funkcjonalny komputeraśrodowisko Przetwarzanie danych z transmisją Transmisja danych Urządzenie do transferu danych Wewnętrzne przetwarzanie danych Przechowywanie danych Urządzenie do przechowywania danych Urządzenie do przetwarzania danych Urządzenie sterujące

10 Fazy rozwoju komputerówKomputery oparte na lampach próżniowych ( ) Komputery oparte na tranzystorach ( ) Komputery o strukturze SSI, MSI ( ) Komputery o strukturze LSI ( ) Komputery o strukturze VLSI (1978-??) Nowe architektury: molekulane, kwantowe, neurokomputery

11 Fazy rozwoju procesorów (Intel)Procesory 8-bitowe ( ) Procesory 16-bitowe (8088, 8086, 80188, 80186, 80286) Pierwsze procesory 32-bitowe (80386) Rodzina 486 (80486) Rodzina Pentium (80586) Rodzina Pentium Pro (80686) Rodzina Pentium IV Procesory 64-bitowe (Pentium IV Extreme) Procesory wielordzeniowe (Dual Core, Core2Duo, Core2Quad, X2, X4, i7)

12 Pentium i PowerPC Pentium: skonstruowany przez firmę Intelskonstruowany przez konsorcjum IBM-Apple-Motorola Najlepszy procesor RISC Modele: 601, 603, 604, 620, G3, G4 Obecnie spotykany w urządzeniach sieciowych, drukarkach (Kyocera) i konsolach (PS3, Nintendo Wii) Pentium: skonstruowany przez firmę Intel Klasyczny superskalarny przedstawiciel architektury x86 Pentium, Pentium II, Pentium Pro, Pentium IV, IA-64 (64-bitowy!)

13 ENIAC (J.P. Eckert, J.W. Maulchy - 1946)Uznawany za pierwszy komputer na świecie Obliczenia w systemie dziesiętnym (brak pamięci) Waga – 30 ton, w strukturze 20 tys. lamp próżniowych, 5000 op/s, moc pobierana: 140 kW Przeznaczenie: obliczenia dla wojska (balistyka rakiet, wykonalność bomby wodorowej)

14 Komputery komercyjne (od 1951)701, 702 (IBM) UNIVAC I (Sperry-Rand Corporation) Cechy: Jednostka centralna zrealizowana na lampach próżniowych Pamięć operacyjna w postaci krążków ferrytowych lub lampach elektrostatycznych

15 Pierwszy układ scalony (1958, J. S. Kilby, R.N. Noyce)Układ germanowy zawierał pięć elementów (tranzystory, rezystory i kondensatory) Układ krzemowy zawierał dziewięć elementów (tranzystory i rezystory)

16 Pierwszy mikroprocesor (1971)Opracowany w firmie Intel, oznaczenie 4004 (autor: Ted Hoff) Zbudowany z 2300 tranzystorów Zaimplementowana operacja dodawania dwóch liczb 4-bitowych Taktowany zegarem 100 kHz

17 Pierwszy mikroprocesor ogólnego przeznaczenia (1974)Oznaczenie 8080 Procesor 8-bitowy Częstotliwość zegara: 2 MHz 6000 tranzystorów w układzie 64 kB adresowalnej pamięci

18 Komputer Apple II (1977) Jako pierwszy na świecie wyświetlał kolorową grafikę Otwarta architektura (łatwa rozbudowa) Procesor MOS 6502 (1MHz do 3 MHz) Pamięć RAM 4KB, max. 64 KB System operacyjny WOZ Integer Basic

19 Komputer IBM PC/XT (1981) Model 5150Procesor Intel 8088 (4,77 MHz), później (w trybie turbo) do 14 MHz, opcjonalnie koprocesor 8087 Pamięć RAM – pierwotnie 128kB, max. 640 kB Magistrala ISA 8-bitowa Zastąpiony modelami IBM PC/AT oraz IBM PC/XT/286

20 Prawo Moore’a (1965) Gordon Moore (ur. 1929, San Francisco, Kalifornia), doktorat z fizyki w 1954 r. Jeden z założycieli korporacji Intel w 1968 r. „Ekonomicznie optymalna liczba tranzystorów w układzie scalonym będzie się podwajać co 18 miesięcy” „Moc obliczeniowa mikroprocesorów przy stałym koszcie będzie się podwajać co 18 miesięcy”

21 Prawo Moore’a (c.d.) Oryginalny rysunek z artykułu Moore‘a (1965)

22 Prawo Moore’a (c.d.) „Gdyby technologia samochodowa od 1949 r. przyspieszała w takim samym tempie, jak komputerowa, nowoczesny samochód ważyłby 60g, kosztował 40$, miał bagażnik o pojemności1,5 mln L, zuzywał 1l paliwa na 600 tys. Kilometrów i osiągał prędkość /h”

23 Wzrost skali integracji w czasieUwaga: w czasie premiery architektury Core i, równolegle wprowadzono procesory serwerowe Tukwila (następcy procesorów Itanium oraz Itanium 2), które mają maksymalnie 2 mld tranzystorów!!

24 Przerwa wydajnościowaPostęp wydajności procesorów i pamięci nie był równomierny Częstotliwości pracy zegara są znacząco większe od częstotliwości pracy pamięci Istnieją liczne metody kompensacji tej nierówności: zwiększanie częstotliwości pracy pamięci zwiększanie wielkości pamięci podręcznej modyfikacja kolejności wykonywania rozkazów

25 Ilustracja przerwy wydajnościowej

26 Problem ograniczeń fizycznychRozmiar tranzystorów nie może być zmniejszany w nieskończoność! Duży problem stanowi ciepło wydzielane przez procesor (problem chłodzenia!) Rdzeń procesora ma kluczowe znaczenie dla obliczeń oraz wydzielanego ciepła

27 Porównanie architektur jedno- i wieloprocesorowychJeden rdzeń Multiprocesor Wiele rdzeni cache cache cache cache

28 Maszyna von Neumanna (1945)Uniwersalna architektura, na której opierają się współczesne komputery Pierwszy raz zrealizowana w postaci komputera IAS (1952) Struktura funkcjonalna: Jednostka centralna składająca się z jednostki arytmetyczno-logicznej i sterującej Pamięć główna do przechowywania danych i rozkazów Urządzenia wejścia-wyjścia

29 Organizacja maszyny von NeumannaJednostka centralna (CPU) Część obliczeniowa CPU urządzenia wejścia-wyjścia AC ALU MBR Magistrala wewn. Część sterująca CPU MAR pamięć główna CU PC IR