1

2 Prezentacja Multimedialna"Klasyfikacja i oznaczanie cyfrowych układów scalonych''

3 Menu: 1.Uruchom prezentacje 2.Spis treści 3.Zakończ prezentacje

4 Spis treści: 1.Układy TTL i CMOS. 2.Układy sekwencyjne. 3.Rejestry. 4.Liczniki. 5.Sumatory. 6.Komparatory. 7.Układy zmiany kodów. 8.Multipleksery. 9.Demultipleksery. 10.Scalone przerzutniki monostabilne. 11.Generatory fali prostokątnej. 12.Układy wyświetlania informacji. 13.Układy ASIC, PLD, FPGA. 14.Autorzy. 15.Bibliografia.

5 Układy TTL W technice TTL są produkowane obecnie następujące serie: podstawowa – 74  Schottky’ ego – 74S (ang. Schottky)  Schottky’ ego małej mocy – 74LS (ang. Low power Schottky)  szybka – 74F (ang. Fast)  ulepszona Schottky’ ego małej mocy – 74ALS (ang. Advanced Low power Schottky)  ulepszona Schottky’ ego – 74AS (ang. Advanced Schottky)

6 Parametry układów TTL Napięcie zasilające +5V (+4,75V do +5,25V)Sygnał wyjściowy: H > 2,4V L < 0,4V Sygnał wejściowy: H > 2,0V L < 0,8V Fan Out 10 Współczynnik dobroci: 5-100 Czas przełączania: TTL (35 MHz) TTL-L (10 MHz) 10x mniejszy pobór mocy w stosunku do TTL TTL-H (58 MHz) TTL-F (125 MHz) TTL-S (125 MHz) diody Schottky'ego 2x pobór mocy TTL-LS (40 Mhz) trochę mniejszy pobór mocy

7

8 Bramka NAND z otwartym kolektorem.

9 Bramka NAND szybka.

10

11

12 Układy CMOS Napięcie zasilające 3-15V (-0,5 +18V) Dla zasilania 5V:Sygnał wyjściowy: H > 4,95 L < 0,05 Sygnał wejściowy: H > 3,5 L < 1,5 Dla zasilania 15V: Sygnał wyjściowy: H > 14,95 L < 0,05 Sygnał wejściowy: H > 11 L < 4 Czas Przełączania: ok MHz Fan Out 50 Współczynnik dobroci: 0,01-0,2

13 Sprzężenie TTL => CMOSKlucz tranzystorowy

14 Sprzężenie CMOS => TTLR-Rezystor podciągający

15 Układy sekwencyjne Symbol graficzny przerzutnika

16 Asynchroniczny przerzutnik RSa) zbudowany z bramek NOR, tablica stanów układu b) zbudowany z bramek NAND, tablica stanów układu

17 Przerzutniki synchroniczne RSa) symbol graficzny b)tablica charakterystyczna c) tablica stanów d) tablica Karnaugha e) tablica wzbudzeń

18 Przerzutnik JK a) symbol graficzny b) tablica charakterystyczna c) tablica stanów d) tablica Karnaugha e) tablica wzbudzeń

19 Przerzutnik D a) symbol graficzny b) tablica charakterystyczna c) tablica stanów d) tablica Karnaugha e) tablica wzbudzeń

20 Przerzutnik  JK-MS Struktura logiczna układu CMOS 4027

21 Rejestry a) symbol graficzny

22 b) operacje: wprowadzania do rejestru danych Z wejść równoległych i przesuwania ich w prawoZr - chwila zapisu równoległego do przerzutników Master-Slave (MS) W - chwila wyprowadzania informacji na wyjścia przerzutników MS Zs - chwila zapisu szeregowego na wejścia przerzut­ników MS

23 Liczniki Układ sekwencyjny.

24 Liczniki asynchroniczneLicznik asynchroniczny modulo 8: a )schemat połączeń b) przebiegi czasowe c) tablica stanów

25 Dzielniki Ogólny schemat realizacji dzielników przez 2n+1

26 Dzielnik przez 3 a) schemat połączeń b) przebiegi czasowe w układzie

27 Dzielnik przez 4 a) schemat połączeń b) przebiegi czasowe w układzie

28 Scalony licznik asynchroniczny 7490:a) schemat połączeń

29 b) przebiegi czasowe w układzie, gdy sygnał wejściowy podano na wejście Ac) przebiegi czasowe w układzie, gdy sygnał wejściowy podano na wejście BD

30 Scalony rewersyjny licznik synchroniczny (74192, 74193).

31 Sumatory Sumatory binarne a) tablica Karnaugha dla funkcji wyjścia Si

32 b) tablica Karnaugha dla funkcji Pic) funkcja realizacyjna Si i Pi d) schemat układu

33 Sumator binarny: a) równoległy

34 b) szeregowy

35 Sumatory dziesiętne Sumator dziesiętny

36 Komparatory Komparator liczb dwójkowych: a) symbol jednego elementu

37 b) tablice Karnaugha dla funkcji wyjściowych

38 Układy zmiany kodów Układy zamiany kodów dzieli się na:- dekodery - zamieniające liczbę wejściową n-bitową (słowo) na słowo zapisane w kodzie l z n; - kodery - zamieniające słowo zapisane w kodzie l z n na słowo w innym kodzie; - transkodery - zamieniające słowo zapisane w jednym kodzie na słowo w innym kodzie.

39 Transkoder kodu BCD na kod wskaźnika 7-segmentowegoa) segment wskaźnika b) tablica działania transkodera c) tablica Karnaugha dla sygnału wyjściowego a d) funkcja realizacyjna dla wyjścia

40 Multipleksery Rys.1.Multiplekser: a)Symbol ogólny b) schemat układu74150 Rys. 2. Sposób połączenia dwóch multi­plekserów

41 Demultipleksery Demultiplekser: a) symbol ogólny b) schemat układu 74154

42 Scalone przerzutniki monostabilnePrzerzutnik monostabilny 74121: a) schemat b) zasada działania c) przebiegi czasowe

43 Generatory fali prostokątnejGenerator fali prostokątnej zbudowany z monostabilnych przerzutników scalonych 74121: a) schemat połączeń b) przebiegi czasowe napięć

44 Generator przebiegu prostokątnego zbudowany z użyciem zlinearyzowanych bramek logicznych, ze sprzężeniem pojemnościowym: a) schemat zlinearyzowanej bramki NAND b) charakterystyka przejściowa tej bramki c) schemat generatora

45 Schemat generatora przebiegu prostokątnego zbudowanego z użyciem zlinearyzowanych bramek logicznych, z rezonatorem kwarcowym w pętli sprzężenia zwrotnego

46 Układy wyświetlania informacji cyfrowejSchemat licznika impulsów z zastosowaniem statycznej metody wyświetlania informacji L - licznik, R - rejestr, T - Transkoder

47 Schemat licznika impulsów z zastosowaniem dynamicznej metody wyświetlania informacji

48 Układy ASIC, PLD, FPGA

49

50

51

52 Układy FPGA

53

54 Układy typu GAL

55 Układ GAL 16/20V8

56 Autorami prezentacji są:Artur Jurczyk i Marek Felikowski

57 Bibliografia: B.M.Pióro-’’Podstawy elektroniki cz.2’’Układy cyfrowe - Wojciech Głodzki (1996) Internet Koniec